Soutenance de thèse de Juliette Brézillon

[Veuillez pardonner les éventuels envois multiples...]

Bonjour,

J'ai le plaisir de vous inviter à ma soutenance de thèse qui aura lieu le
vendredi 2 Juillet 2010 à 16h00, Tour 26, Etage 1, Couloir
26-00, Salle 101, ainsi qu'au pot qui suivra.

Titre de la thèse :
"Un système tutoriel intelligent pour l'auto-évaluation de comportements
utilisateurs. Application à la sécurité routière".

La soutenance de thèse se fera devant un jury composé de :

Jean-Charles Pomerol, Professeur, Université Paris 6
Marc Bui, Professeur, Université Paris 8 [Rapporteur]
Gilles Coppin, Professeur, Telecom Bretagne [Rapporteur]
Thierry Bellet, Chargé de recherche, INRETS
Nicolas Labroche, Maître de Conférence, Université Paris 6
Yves Kodratoff, Directeur de recherche, Université Paris 11
Thierry Artières, Professeur, Université Paris 6 (co-directeur de thèse)
Charles Tijus, Professeur, Université Paris 8 (co-directeur de thèse)

Pour venir à Jussieu,
http://www.lip6.fr/informations/comment.php
_________________________
Résumé :

Le système ACA (Apprentissage de la Catégorie Adéquate) est un système
dédié à l'apprentissage humain basé sur la similarité, basé sur deux
mesures : la mesure de similarité d'appartenance et la mesure de
similarité de transformation. La mesure de similarité d'appartenance est
définie comme étant la distance numérique entre la description d'un
apprenti et une des catégories d'une typologie (la catégorie de départ).
La mesure de similarité de transformation est définie comme étant la
distance entre la catégorie de départ de l'apprenti et la catégorie cible
visée par l'apprentissage (la catégorie d'arrivée). La méthode de
formation qui découle de ACA comprend un cycle itératif de trois étapes :
(1) l'instanciation de la description de l'apprenti dans une catégorie de
départ, (2) la définition de la transformation à opérer pour atteindre la
catégorie d'arrivée et l'effectuation de cette transformation par la
formation, et (3) la validation de la catégorie d'arrivée. La méthode ACA
nécessite au préalable la dé_nition d'une typologie de comportements
spécifiques au problème étudié et celle des relations entre les catégories
de la typologie en termes de partage de descripteurs. Ces relations
indiquent comment passer d'une catégorie à une autre. La méthode nécessite
aussi une situation d'analyse qui permet de traduire des observables en
comportement et de recueillir les observables du comportement de
l'apprenti face au problème étudié, de les traduire en descripteurs de
comportement, et d'instancier le comportement de cet apprenti dans la
typologie.

La méthode ACA a été appliquée dans le domaine de la sécurité routière.
Pour cela, un questionnaire a été élaboré pour obtenir une typologie de
comportements de conducteurs, à partir des réponses de 420 participants.
La situation d'analyse retenue est celle de la conduite automobile à
l'arrivée dans un carrefour sans priorité dans lequel deux véhicules
interviennent. Le recueil des observables a été réalisé auprès de 45
participants lors d'une expérimentation menée sur le simulateur de
conduite de l'INRETS-BRON. Les participants avaient comme consigne de ne
commettre aucune erreur de conduite. Pour traduire les observables en
descripteurs de comportement, la situation d'analyse a été formalisée dans
un scénario comprenant 11 situations critiques (des situations de conduite
dans lesquelles un accident peut se produire), à partir desquelles le
comportement du conducteur a été analysé, notamment ses erreurs de
conduite. Les résultats ont montré que dans 86% des cas, le comportement
du conducteur a été amélioré, c'est-à-dire qu'il a changé de catégorie,
passant d'une catégorie de départ à une catégorie d'arrivée plus proche de
la catégorie cible.

Soutenance de thèse de Mathieu Rosière

Bonjour,

J'ai le plaisir de vous inviter à la soutenance de ma thèse intitulée

"MORPHEO : Processeur ouvert, haute performance, paramétrable et pérenne
pour plate-forme de confiance"

ainsi qu'au pot qui suivra, le 29 juin à 14h00 dans l'amphi J. Monod
(RDC de la tour 42) à Jussieu (Paris).

Cordialement,
Mathieu

Composition du jury :

Directrice de thèse :
Mme Nathalie DRACH TEMAM (UPMC-LIP6)

Co-encadrant de thèse :
M. Jean-Lou DESBARBIEUX (UPMC-LIP6)

Rapporteur :
M. Bertrand GRANADO (ENSEA-ETIS)
M. Pascal SAINRAT (UPS-IRIT)

Examinateur :
M. Emmanuel GUREGHIAN (Bertin Technologies)
M. Jean-Luc LAMOTTE (UPMC-LIP6)

Résumé de la thèse :

De nos jours, la conception industrielle des systèmes embarqués est
basée sur le secret.
Cela induit des problèmes de sécurité dus à l'opacité des composants
assemblés, de pérennité des composants pour les applications critiques à
longue durée de vie, d'adaptabilité des composants à des applications
spécifiques et de coût dû aux procédés de fabrication des circuits dédiés.

Une approche alternative est basée sur l'utilisation de processeurs
satisfaisant un ensemble de contraintes :
- être ouverts pour garantir la sécurité (absence de fonctionnalités
cachées),
- être paramétrables dans l'exploitation de différents niveaux de
parallélisme pour permettre l'adéquation de la performance aux
applications visées,
- être synthétisables sur FPGA pour s'abstraire des coûts prohibitifs
engendrés par la conception et la fabrication d'un ASIC tout en
exploitant les gains technologiques offerts par les nouvelles
générations de FPGA.

Aucun softcore actuel n'exploite le parallélisme d'instructions alors
que les capacités d'intégration des plus denses FPGA disponibles
permettent la synthèse d'un processeur haute performance.

Dans cette thèse, nous proposons une nouvelle architecture de processeur, MORPHEO, permettant de répondre aux contraintes de l'approche alternative.
Il s'agit d'un processeur superscalaire à exécution désordonnée et spéculative. Le pipeline est profond (16 étages) et chaque bloc du
processeur peut être dupliqué afin d'affiner l'exploitation du parallélisme de tâches.
Cependant, la synthèse sur FPGA impose des contraintes lors de la conception de chaque composant du processeur. Ainsi, les mémoires multi-ports, les files multi accès et les mémoires associatives ont un coût prohibitif par rapport à une implémentation ASIC.

Nous avons modifié l'architecture pour utiliser les macros blocs du FPGA
(mémoire simple ou doubles ports, ...) et dans cette thèse, nous
évaluons l'impact sur les performances de ces modifications.

Les résultats de notre étude montrent que notre architecture est
intégrable sur un FPGA et les performances sont réduites de 30% par
rapport à une architecture non intégrable sur un FPGA.

Accès :
Amphi J. Monod
RDC Tour 42,
4, Place Jussieu, 75252 Paris.
Plan : http://www-asim.lip6.fr/~kane/Files/plan_upmc_jussieu.jpg

Soutenance de thèse, vendredi 25 juin, 11h00

Bonjour,

J'ai le plaisir de vous inviter à la soutenance de ma thèse intitulée:

"Design and Exploration of Application-Specific Mesh-Based Heterogeneous
FPGA architectures"

"Conception et Exploration des Architectures de Circuits FPGA Hétérogènes
à base de Structures Matricielles et Dediées aux Applications Spécifiques"

La soutenance aura lieu le vendredi 25 juin 2010 à 11h00 dans la salle des
thèses, batiment Atrium, 4, Place Jussieu, 75252 Paris. Vous êtes aussi
cordialement invités au pot de thèse qui suivra.

==========
Abstract
==========
Low volume production of FPGA-based products is quite effective and
economical because they are easy to design and program in shortest
possible time. The generic reconfigurable resources in an FPGA can be
programmed to execute a vast variety of applications at mutually exclusive
times. However, the flexibility of FPGAs makes them much larger, slower,
and more power consuming than their counterpart ASICs. Consequently, FPGAs
are unsuitable for applications requiring high volume production, high
performance or low power consumption. The main theme of this work is to
reduce area of FPGAs by introducing heterogeneous hard-blocks (such as
multipliers, adders etc) in FPGAs, and by designing application specific
FPGAs. Automatic FPGA layout generation techniques are employed to
decrease non-recurring engineering (NRE) costs and time-to-market of
application specific heterogeneous FPGA architectures.

This work initially presents a new environment for the exploration of
mesh-based heterogeneous FPGA architectures. An architecture description
mechanism allows to define new heterogeneous blocks. A variety of
automatic and manual options can be selected to optimize floor-planning of
heterogeneous blocks on the FPGA architecture. The exploration environment
later allows to test different benchmark circuits on the newly defined
heterogeneous FPGA architecture. An automatic FPGA layout generator is
presented which generates a tile-based FPGA layout for a subset of
architectures generated by our exploration environment. We have
successfully taped-out a 1024 Look-Up Table based mesh FPGA architecture
using 130nm 6-metal layer CMOS process of ST.

The Heterogeneous FPGA exploration environment is further enhanced to
explore application specific FPGAs. If a digital product is required to
provide multiple functionalities at exclusive times, each distinct
functionality represented by an application circuit is efficiently mapped
on an FPGA. Later, the FPGA is reduced for the given set of application
circuits. This reduced FPGA is proposed and termed here as an Application
Specific Inflexible FPGA (ASIF). The main idea is to perform prototyping,
testing and even initial shipment of a design on an FPGA; later it can be
migrated to an ASIF for high volume production. ASIF generation techniques
can also be employed to generate a single configurable ASIC core that can
perform multiple tasks at different times. An ASIF for 20 MCNC benchmark
circuits is found to be 82% smaller than a traditional mesh-based
unidirectional FPGA required to map any of these circuits. An ASIF can
also be reprogrammed to execute new or modified circuits, but unlike
FPGAs, at a very limited scale. A new CAD flow is presented which can map
new application circuits on an ASIF. An automatic ASIF hardware generator
is also presented.

======================
Composition du jury
======================
M. Michel MINOUX - LIP6 - Examinateur
M. Gilles SASSATELLI - LIRMM - Rapporteur
M. Guy GOGNIAT - Lab-STICC - Rapporteur
M. Jean-Luc DANGER - ENST - Examinateur
M. Marc BELLEVILLE - CEA-LETI - Examinateur
M. Jean-Luc REBOURG - CEA-DAM - Examinateur
M. Habib MEHREZ - LIP6 - Directeur de thèse

========
Accès
========
La salle des thèses,
Batiment Atrium,
4, Place Jussieu, 75252 Paris.
Visuel : http://www-asim.lip6.fr/~husain/campus_upmc.gif

Cordialement,

Husain Parvez

Soutenance de thèse de Trinh-Minh-Tri Do

Bonjour,

J'ai le plaisir de vous inviter à la soutenance de ma thèse intitulée:

"Regularized bundle methods for large-scale learning problems with an
application to large margin training of hidden Markov models"

"Méthode des plans sécants pour des problèmes d'apprentissage à grand
échelle avec une application à l'apprentissage de modèle de Markov
cachée par maximisation de la marge"

La soutenance aura lieu le 17 juin à 14h00 dans la salle 105 couloir
25-26, Jussieu. Vous êtes aussi cordialement invités au pot de thèse
qui suivra.

==========
Abstract
==========

Machine learning is most often cast as an optimization problem, e.g.
the minimization of a function of a set of model parameters, where one
wants to find optimal model parameters. A today challenge is to make
such a framework practical for large dataset. To do that we need
optimization methods that scale well with the problem size, number of
data, dimension of data, etc. This thesis addresses the challenge of
scalability and efficiency of machine learning approaches, with a
particular focus on sequence labeling tasks for signal processing.
This thesis describes our works which concern first, designing
scalable optimization tools and second, designing new discriminative
learning framework for signal labeling tasks.

In the optimization part we aimed at developing efficient optimization
algorithms for minimizing a regularized objective. We chose to focus
on unconstrained optimization learning formulation since it appeared
to us a promising approach for dealing with structured data in a large
scale setting. We developed new optimization methods for convex and
non-convex minimization problems. We also provide interesting
theoretical results on the convergence of these methods.

Next we describe applicative works on discriminative models for
sequence and signal labeling tasks such as handwriting and speech.
Part of these works rely on the optimization tools we developed for
convex and non convex optimization. Our works extend seminal works on
structured prediction such as conditional random fields or max margin
Markov networks for signal processing.

====================
Résumé de la thèse
====================

L'apprentissage automatique est souvent posé sous la forme d'un
problème d'optimisation où l'on cherche le meilleur modèle, dans une
famille de modèles paramétrés, par optimisation (e.g. minimisation)
d'une fonction réelle de l'ensemble des paramètres. Un défi actuel de
l'apprentissage automatique aujourd'hui, posé par l'explosion des
données produites et disponibles, consiste à concevoir des algorithmes
d'optimisation capables de traiter de grands volumes de données
exprimées en grande dimension. Cette thèse se place dans ce cadre avec
une attention particulière portée aux tâches d'étiquetage de signaux
et de séquences. Elle traite d'une part d'algorithmes d'optimisation
permettant de traiter de grands volumes de données et pour des
critères quelconques, et d'autre part de l'application de certaines de
ces idées à l'apprentissage discriminant de systèmes d'étiquetage de
séquences.

La partie théorique des travaux a porté sur la proposition
d'algorithmes d'optimisation pour des risques régularisés. Nous nous
intéressons essentiellement à des formulations non contraintes du
problème d'optimisation qui est une approche prometteuse pour traiter
des problèmes à grande échelle. Nous proposons des nouvelles variantes
d'algorithmes existants pour l'optimisation d'une fonction objective
convexe ou non convexe, avec dans ce dernier cas des résultats
intéressants en terme de convergence.

La partie applicative des travaux porte sur la conception de systèmes
discriminants pour l'étiquetage de séquences, avec des applications à
la reconnaissance de l'écriture manuscrite et de la parole. Une partie
des travaux présentés repose sur les outils d'optimisation produits
dans la première partie. Les approches décrites visent à étendre à
l'étiquetage de signaux des travaux proposés pour la prédiction de
sorties structurées, tels que les champs Markoviens Conditionnels et
les champs Markoviens à maximum de marge.

======================
Composition du jury
======================

Thierry Artières - LIP6 (Directeur de thèse)
Matthieu Cord - LIP6 (Examinateur)
Patrick Gallinari - LIP6 (Examinateur)
Gunnar Rätsch - Max Planck Society (Rapporteur)
Gerhard Rigoll - Munich University of Technology (Examinateur)
Jean-Philippe Vert - Mines ParisTech (Rapporteur)

========
Accès
========
Salle 105 couloir 25-26
Université Pierre et Marie Curie
4 place Jussieu, 75005 Paris

Cordialement,

Trinh-Minh-Tri Do