Invitation à la soutenance de thèse de Joël Porquet (lundi 13 décembre à 15h, Jussieu, salle 26-25/105)

Bonjour,

C'est avec grand plaisir que je vous renouvelle l'invitation à la
soutenance de ma thèse intitulée :

"Architecture de sécurité dynamique pour systèmes multiprocesseurs
intégrés sur puce"

============
Date et lieu
============

La soutenance se déroulera le lundi 13 décembre 2010 à 15h00 au LIP6,
salle 105, couloir 25-26 (1er étage).

Vous êtes également invités au pot qui suivra.

======
Résumé
======

Cette thèse présente l'approche multi-compartiment, qui autorise un
co-hébergement sécurisé et flexible de plusieurs piles logicielles
autonomes au sein d'un même système multiprocesseur intégré sur puce.

Dans le marché des appareils orientés multimédia, ces piles logicielles
autonomes représentent généralement les intérêts des différentes parties
prenantes. Ces parties prenantes sont multiples (fabricants, fournisseurs
d'accès, fournisseurs de contenu, utilisateurs, etc.) et ne se font pas
forcément confiance entre elles, d'où la nécessité de trouver une manière
de les exécuter ensemble mais avec une certaine garantie d'isolation. Les
puces multimédia étant matériellement fortement hétérogènes -- peu de
processeurs généralistes sont assistés par une multitude de processeurs ou
coprocesseurs spécialisés -- et à mémoire partagée, il est difficile voire
impossible de résoudre cette problématique uniquement avec les récentes
techniques de co-hébergement (par exemple, la virtualisation).

L'approche multi-compartiment consiste en un nouveau modèle de confiance,
plus flexible et générique que l'existant, qui permet à des piles
logicielles variées de s'exécuter simultanément et de façon sécurisée sur
des plateformes matérielles hétérogènes. Le cœur de l'approche est
notamment composé d'un mécanisme global de protection, responsable du
partage sécurisé de l'unique espace d'adressage et logiquement placé dans
le réseau d'interconnexion afin de garantir le meilleur contrôle. Cette
approche présente également des solutions pour le partage des
périphériques, notamment des périphériques ayant une capacité DMA, entre
ces piles logicielles. Enfin, l'approche propose des solutions pour le
problème de redirection des interruptions matérielles, un aspect
collatéral au partage des périphériques.

Les principaux composants des solutions matérielles et logicielles
proposées sont mis en œuvre lors de la conception d'une plateforme
d'expérimentation, sous la forme d'un prototype virtuel. Outre la
validation de l'approche, cette plateforme permet d'en mesurer le coût, en
termes de performance et de surface de silicium. Concernant ces deux
aspects, les résultats obtenus montrent que le coût est négligeable.

Mots-clés : sécurité, système multiprocesseur intégré sur puce, réseau sur
puce, co-hébergement logiciel, virtualisation, conception
matérielle-logicielle, prototypage virtuel.

====
Jury
====

Alain GREINER, Professeur à l'UPMC (Directeur de thèse)
Tanguy RISSET, Professeur à l'INSA-Lyon (Rapporteur)
Albert COHEN, Directeur de recherche à l'INRIA (Rapporteur)
Jean-Claude BAJARD, Professeur à l'UPMC (Examinateur)
Renaud PACALET, Directeur d'étude à Telecom ParisTech (Examinateur)
Bernard KASSER, Directeur R&D à STMicroelectronics (Examinateur)
Christian SCHWARZ, Ingénieur R&D à Nagravision (Examinateur)

========
Accès
========

LIP6 : 4 Place Jussieu 75005 Paris
Plan d'accès : http://www.lip6.fr/informations/comment.php

Bien cordialement,

Joël Porquet